Digitala Vetenskapliga Arkivet

Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Robust STL Planning Through Interpolating Splines
KTH, School of Electrical Engineering and Computer Science (EECS).
2024 (English)Independent thesis Advanced level (degree of Master (Two Years)), 20 credits / 30 HE creditsStudent thesisAlternative title
Robust STL-Planering Genom Interpolerande Splines (Swedish)
Abstract [en]

In autonomous systems, robust spatio-temporal planning is essential for navigating complex environments, where precise spatial trajectories and temporal constraints coordination is critical. Signal Temporal Logic (STL) provides a powerful formalism for defining these constraints, with quantitative semantics offering robustness measures vital for safety- critical and disturbance-resilient applications. However, STL-based planning is computationally intensive, posing challenges for real-time applications, particularly in long-horizon missions. This thesis works towards addressing this limitation by developing a smooth, spline-based STL encoding for an STL fragment that excludes the until operator and supports single-level recursion, including the eventually-always and always-eventually operators, enabling more efficient trajectory planning. The encoding, designed for a Crazyflie 2.1 quadrotor, leverages rest-to-rest and Catmull-Rom splines, decoupling optimization variable count from STL horizon length to enhance computational efficiency in extended missions. Evaluated across benchmarks, the encoding improved performance over previous STL planning methods, with solve times scaling more efficiently with horizon length. For further validation, we applied the encoding in a numerical simulation of a Crazyflie 2.1 performing a complex reach-avoid task, achieving robust trajectory tracking with improved solve times, though still limited for stringent real-time applications.

Abstract [sv]

I autonoma system är robust spatiotemporal planering, det vill säga planering i tid och rum, avgörande för att navigera i komplexa miljöer, där noggrann koordinering av banor och tidsbegränsningar är kritisk. Signal Temporal Logic (STL) är en kraftfull formalism för att definiera dessa begränsningar, med kvantitativ semantik som erbjuder robusthetsmått som är viktiga för säkerhetskritiska och störningståliga applikationer. STL-baserad planering är dock beräkningsintensiv, vilket innebär utmaningar för realtidsapplikationer, särskilt i uppdrag med lång tidshorisont. Denna avhandling syftar till att ta itu med denna begränsning genom att utveckla en jämn, splinebaserad STL-kodning för ett STL-fragment som utesluter ”until”-operatorn och stöder rekursion på en nivå, inklusive operatörerna ”eventually-always” och ”always-eventually”, vilket möjliggör effektivare banplanering. Kodningen, som är utformad för en Crazyflie 2.1-drönare med fyra rotorer, utnyttjar ”rest-to-rest”- och ”Catmull-Rom”-splines, som frikopplar antalet optimeringsvariabler från STL-horisontlängden för att förbättra beräkningseffektiviteten vid längre uppdrag. Utvärderat över diverse riktmärken förbättrade kodningen prestandan jämfört med tidigare STL-planeringsmetoder, med lösningstider som skalar mer effektivt med horisontlängden. För ytterligare validering tillämpade vi kodningen i en numerisk simulering av en Crazyflie 2.1 som utförde en komplex ”reach-avoid”-uppgift och uppnådde robust banföljning med förbättrade lösningstider, även om den fortfarande är begränsad för mer krävande realtidsapplikationer.

Place, publisher, year, edition, pages
2024. , p. 86
Series
TRITA-EECS-EX ; 2024:940
Keywords [en]
Signal Temporal Logic (STL), Spatio-temporal planning, Spline-based planning, Crazyflie 2.1
Keywords [sv]
Signal Temporal Logic (STL), Spatio-temporal planering, Spline-baserad planering, Crazyflie 2.1
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
URN: urn:nbn:se:kth:diva-361067OAI: oai:DiVA.org:kth-361067DiVA, id: diva2:1943610
Supervisors
Examiners
Available from: 2025-03-17 Created: 2025-03-11 Last updated: 2025-03-17Bibliographically approved

Open Access in DiVA

fulltext(1812 kB)33 downloads
File information
File name FULLTEXT02.pdfFile size 1812 kBChecksum SHA-512
e452da4ab4146c923c9526bb8bc3e126b9dfca34f73db26e378d52ce2ad6c647db29350b69961deefaf843e032f04185f5f94243979b9dd728039144ec9be24a
Type fulltextMimetype application/pdf

By organisation
School of Electrical Engineering and Computer Science (EECS)
Electrical Engineering, Electronic Engineering, Information Engineering

Search outside of DiVA

GoogleGoogle Scholar
Total: 33 downloads
The number of downloads is the sum of all downloads of full texts. It may include eg previous versions that are now no longer available

urn-nbn

Altmetric score

urn-nbn
Total: 366 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf