Change search
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf
Dynamic Process Relocation in Multiprocessor Systems: Mixed-Criticality Aware Implementation
KTH, School of Information and Communication Technology (ICT).
2017 (English)Independent thesis Advanced level (degree of Master (Two Years)), 20 credits / 30 HE creditsStudent thesis
Abstract [en]

Enabling deterministic dynamic process relocation in electronic systems creates opportunities for dynamic computational load balancing, fault tolerance, power consumption management, which can be positively correlated with improvements in longevity, safety and energy-efficiency. Additionally, dynamic process relocation can be leveraged to enhance the adaptability of mixed-critical systems operating in open and changeable environments, which is a current market driver for safety-concerned industries like avionics, automotive and railways. Future electronic systems in such industries are envisioned to comprise networked heterogeneous multiprocessor chips that execute applications with different criticality levels. With such setting, it is not clear from the literature how dynamic process relocation (DPR) can be implemented in a way that does not compromise predictability concerns of safety-critical functionalities in such mixed-critical system. In this work, a design and implementation framework is demonstrated that takes a list of inputs that satisfy DPR design constraints and exploits DPR design primitives, protocol and design flow to produce the required implementation. The design inputs include application communication graph, application to platform mapping, process criticality levels and DPR scenarios. The implementation is demonstrated on a system of two printed circuit boards, each containing monolithic heterogeneous dual-core ARM cortex A9 processor networked with Microblaze soft-processors via a mesh-topology time-triggered Nostrum network-on-chip (NoC). The work shows promising predictable adaptability suitable for mixed-critical systems and could lead to improved service efficiency and availability.

Abstract [sv]

Deterministisk dynamisk processflyttning (eng. Dynamic Process RelocationDPR) i elektroniska system skapar möjligheter för dynamisk beräkning av belastningsbalans, feltolerans, och strömförbrukningshantering, vilket kan ha en positiv korreleration med förbättringar i livslängd, säkerhet och energieffektivitet. Dessutom kan dynamisk processflyttning utnyttjas föratt förbättra anpassningsförmågan av mixed-critical system i öppna ochföränderliga miljöer, vilket är en nuvarande marknadskrav inom säkerhetsrelaterade teknikområden såsom flygelektronik, fordonsindustrin och järnvägar. Framtida elektroniska system i sådana industrier förväntas bestå av nätverk av heterogena multiprocessorchips som kör program med olika säkerhetskritiska nivåer. Det framgår det inte av litteraturen hur dynamisk processflyttning (DPR) i ett sådant scenario kan genomföras på ett säkert sätt och inte samtidigt inte äventyrar förutsägbarheten av säkerhetskritiska funktionaliteter. Denna rapport demonstrerar upp ett fungerande designflöde, vilket utgår från en lista av input som uppfyller DPR-design begränsningar och utnyttjar DPR design primitiv, protokoll och designflöde för implementeringen. Dessa design inputs inkluderar applikations och kommunikationsgrafer, applikation till plattformsmappning, processkritiska nivåer och DPRscenarier. Implementeringen demonstreras på ett system bestående av två kretskort /PCB:er, som vardera innehåller en FPGA med en heterogen design bestående av en ARM-cortex dual-core A9-processor, vilken är ansluten till 3 st mjuka processorer av Microblaze typ, via ett tids-triggad Network-on-chip (NoC) av Nostrum Mesh topologi typ. Arbetet visar lovande förutsägbarhet för DPR av mixed-kritiska system, vilket kan leda till förbättrad effektivitet och ökad tillgänglighet av service.

Place, publisher, year, edition, pages
2017. , 67 p.
Series
TRITA-ICT-EX, 2017:37
National Category
Electrical Engineering, Electronic Engineering, Information Engineering
Identifiers
URN: urn:nbn:se:kth:diva-210706OAI: oai:DiVA.org:kth-210706DiVA: diva2:1119373
Subject / course
Electrical Engineering
Educational program
Master of Science - System-on-Chip Design
Supervisors
Examiners
Available from: 2017-07-04 Created: 2017-07-04 Last updated: 2017-07-07Bibliographically approved

Open Access in DiVA

fulltext(895 kB)36 downloads
File information
File name FULLTEXT03.pdfFile size 895 kBChecksum SHA-512
c3d5f9df513ad9fee0b32983f1a7679e8d58d19cc434388ba4d78ec1525e748077b2d77e4f96afeff4af24f53b0c138c1e12adaf73cbb3583962a444c1288d13
Type fulltextMimetype application/pdf

By organisation
School of Information and Communication Technology (ICT)
Electrical Engineering, Electronic Engineering, Information Engineering

Search outside of DiVA

GoogleGoogle Scholar
Total: 38 downloads
The number of downloads is the sum of all downloads of full texts. It may include eg previous versions that are now no longer available

urn-nbn

Altmetric score

urn-nbn
Total: 440 hits
CiteExportLink to record
Permanent link

Direct link
Cite
Citation style
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Other style
More styles
Language
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Other locale
More languages
Output format
  • html
  • text
  • asciidoc
  • rtf